<pre id="9ttpp"><track id="9ttpp"></track></pre>

        <noframes id="9ttpp">

        <p id="9ttpp"><pre id="9ttpp"></pre></p>

        企訊| 新金融| 新零售| 農牧業| 大數據| 通訊通信| 人工智能| 智能家居| 5G| 智汽車| 智慧城市| 元宇宙

        ASML計劃推出新一代極紫外光(EUV)微影設備 10年內突破2納米節點瓶頸

           2021-11-17 20:36:33    

          荷蘭半導體設備大廠ASML計劃推出新一代的極紫外光(EUV)微影設備,號稱可延長摩爾定律壽命至少10年。

          ASML將自2023上半年起提供客戶0.55數值孔徑(NA)的新一代EUV機臺(目前版本為0.33NA),該公司副總裁Teun van Gogh接受《EE Times》采訪時表示,這將有助于芯片制造業者在至少10年內突破2納米節點的瓶頸。

        ASML計劃推出新一代極紫外光(EUV)微影設備 10年內突破2納米節點瓶頸

          該公司預期,芯片制造商一開始會在訴求成本節省的單次曝光EUV工藝中采用0.55NA設備,而在需要多重圖形(multi-pattern)的工藝中,采用0.33NA設備搭配較成熟的節點。隨著單次曝光0.55NA技術達到極限──大約會在6年之,ASML預測芯片業者將再次采用多重圖形方法來實現更先進的節點與更高的晶體管密度。

          目前ASML是全世界唯一可供應EUV微影設備的廠商,該公司是在2010年將第一套EUV設備原型出貨給一家匿名亞洲客戶。

          今日,半導體制造領域分為“有EUV”以及“沒EUV”兩個世界,前者包括臺積電(TSMC)、三星(Samsung)與英特爾(Intel),能為像是Apple、聯發科(MediaTek)、高通(Qualcomm)等客戶制造最尖端的芯片;后者則是在多年前就放棄投入高達數十億美元的資本支出,在先進工藝節點的競爭上認輸,專注于改善較舊工藝的利潤以及對先進工藝需求較低、或不需要先進工藝的產品。

          那些“沒EUV”的半導體業者包括中芯國際(SMIC)等中國大陸公司。中芯在去年中美貿易戰如火如荼的時候,被美國列入實體清單而無法采購EUV設備;投顧業者Susquehanna International Group的分析師Mehdi Hosseini表示,中芯不太可能獲得美方許可采購最新的ASML設備。

          “不會有任何一套EUV設備出貨到中國的晶圓廠,包括那些在當地的跨國業者;”Hosseini接受《EE Times》采訪時表示,那些在中國大陸擁有制造據點的跨國半導體公司也包括三星與英特爾。而在中國大陸之外,只有英特爾、三星與臺積電會在邏輯工藝采用EUV;此外三星、海力士(SK Hynix)與美光(Micron)等存儲器業者也會將EUV用于DRAM工藝。

          跨越3納米節點障礙

          Hosseini表示,在接下來幾年,ASML將推出的0.55NA設備將有助于臺積電等領先半導體業者突破前進3納米以下工藝的障礙;“晶圓廠唯一能實現3納米工藝的方法是采用EUV設備與多重圖形技術,這絕對會讓晶圓制造成本大幅提高,而避免EUV多重圖形的唯一方法,就是采用高NA (0.55NA)設備。”

          他預測,臺積電尚未量產的3納米節點,不會如曾經預期的那般引起市場轟動,因為該節點的晶體管密度增加幅度“不足”,且互連間距大于預期,這使得3納米晶體管成本與目前的4納米節點類似,芯片性能提升程度也有限。

          根據Hosseini指出,臺積電、三星與英特爾三大芯片制造業者都意識到了這個障礙,競相投入在2納米節點采用環繞式柵極(GAA)晶體管架構的技術研發,目標是實現每平方毫米(millimeter) 2.2億晶體管的密度,以及30納米的互連間距。

          多重圖形難以避免

          雖然采用多重圖形方案也有助于讓芯片業者實現更高的晶體管密度,卻會因為工藝步驟的增加而帶來較高的制造成本,還有在每次曝光使用EUV的大量能耗。對此ASML的EUV NXE業務部門執行副總裁Marco Pieters接受《EE Times》采訪時表示:”綜觀實現最終晶圓所有步驟,不只有微影技術以及微影設備所消耗的能源,還有沉積技術。”

          Pieters指出,多年前0.33NA的EUV設備首度問世,ASML的客戶就經歷過從多重圖形深紫外光(DUV)微影轉換到單次曝光EUV的程序,而單次曝光EUV也遭遇了極限;“我們已經看到有客戶開始采用EUV微影進行多重圖形工藝,而0.33NA設備將與0.55NA設備共存,因為有一些電路層可以用目前的EUV設備進行單次曝光,我們認為客戶將繼續同時采用高NA設備與現有技術。”

          Susquehanna的Hosseini則表示,以EUV微影設備制造芯片的業者,會轉向采用多重圖形方法以更充分發揮該微影技術的效益:“EUV多重圖形是從4納米節點過渡到3納米節點、甚至3納米以下節點的唯一方法。”

          ASML也看到客戶在新一代節點發揮0.33NA EUV設備更大效益的空間;Pieters指出:“我們認為未來0.33NA EUV還會被應用在接下來幾個節點,甚至在產業界所說的2納米以下節點。”

          Hosseini在研究報告中表示,各家半導體業者命名工藝節點的方法有所不同,例如臺積電目前正在量產的5納米工藝升級版N5+,就相當于英特爾量產中的10納米SuperFin,兩個工藝的晶體管密度都是每平方毫米1.75億以上晶體管,互連間距小于30納米。

          此外他也在報告中指出,英特爾是利用十年前的浸潤式微影技術實現該節點的性能目標,而臺積電則已經是第二年采用EUV技術。

          單一EUV供應來源

          在EUV技術以及高NA值微影工具領域,ASML預期在未來的幾年都會是全世界唯一的供應商。Pieters 表示:“在可預見的未來,我們會是供應這類技術的唯一公司。”

          van Gogh則指出,從0.33NA轉換到0.55NA EUV,對曾經在幾年前從DUV微影轉換至EUV的芯片制造商來說會更輕松;ASML已經有一個支援生態系形成,聚集了可提供光罩、光阻劑等技術的供應商。

          不過ASML婉拒透露除了現有5家EUV采用者(英特爾、美光、三星、海力士與臺積電)之外,是否會有更多公司采購新一代0.55NA機臺。

          ASML也表示,提升EUV設備的處理量將有助于降低整體擁有成本;ASML目前的EUV設備已經從每小時可處理125片硅晶圓進步至170片晶圓,而新一代設備將進一步達到每小時200片晶圓的處理量。

          “借此,我們嘗試在基本上改善每片晶圓的整體擁有成本;”Pieters表示:“我們試著確保那些系統的微影技術成本實際上會隨著時間降低。”

          對此Hosseini表示,晶圓處理量提高對于芯片制造商來說非常重要,特別是在他們要開始采用多重圖形EUV的時候。他進一步指出,在高NA設備開發的同時,一臺可達到每小時處理200片晶圓的EUV機臺可滿足多重圖形應用需求。

          ASML看好全球半導體產業成長前景,以及市場對微影技術的需求強度不斷提升。而在過去三年,ASML的公司股價已經漲了三倍。

         

         

         

          

         

         
        標簽: ASML
        免責聲明:本網內容轉載自其他媒體,目的在于傳遞更多信息,并不代表本網贊同其觀點。其原創性以及文中陳述文字和內容未經本站證實,對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾,并請自行核實相關內容。本站不承擔此類作品侵權行為的直接責任及連帶責任。如若本網有任何內容侵犯您的權益,請及時聯系我們 uqihui@foxmail.com,本站將會在24小時內處理完畢。如涉及作品內容、版權等問題,請在作品發表之日起一周內與本網聯系,否則視為放棄相關權利。
        市場有風險,選擇需謹慎!此文僅供參考,不作買賣依據,投資者若據此操作,風險自擔。
         
        更多>您可能也感興趣:

        推薦
        熱點
        圖文
        網站首頁  |  關于我們  |  聯系方式  |  使用協議  |  網站聲明  |  網站地圖  |  排名推廣  |  廣告服務  |  積分換禮  |  RSS訂閱  |  違規舉報
        晉ICP備19011392號
         
        地下停车场里做

          <pre id="9ttpp"><track id="9ttpp"></track></pre>

              <noframes id="9ttpp">

              <p id="9ttpp"><pre id="9ttpp"></pre></p>